PDF de programación - Tema 2 Arquitectura del procesador y organización interna de la memoria - Microprocesadores

DEPARTAMENTO DE ELECTRONICA

Microprocesadores
1121060
Tema 2
Arquitectura del procesador y
organización interna de la memoria.

Microprocesadores 1121060

Tema 2.
Arquitectura del procesador y organización

interna de la memoria.

1. Arquitectura Interna del Microprocesador
2. Registros
3. Especificaciones de hardware
4. Modo de operación
5. Capacidad de direccionamiento de Memoria
6. Organización de la memoria

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086
Arquitectura Interna del Microprocesador

El microprocesador

8086 se
encuentra
organizado como
dos procesadores
separados, la
unidad de interfaz
de bus (BIU) y la
unidad de
ejecución (EU).

EU:Unidad de Ejecución
15 8 7 0

AH AL
BH BL
CH CL
DH DL

AX
BX
CX
DX

SI
DI
SP
BP

OPERANDOS

ALU

INDICADORES

BIU: Unidad de Interfaz de Bus
15 0

IP
DS
SS
CS
ES

GENERACION DE LAS

DIRECCIONES Y CONTROL

DEL BUS

BUS

Cola de
espera de
6 bytes

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086

Capacidad de direccionamiento de memoria

MEMORIA: El espacio de direcciones de un sistema basado en un

microprocesador, se referencia como memoria física o memoria lógica. En
la mayoría de los casos la estructura de la memoria lógica es diferente de
la estructura de memoria física. La memoria lógica es el sistema de
memoria como lo ve el programador, mientras que la memoria física es
la estructura de hardware actual del sistema de memoria.

La memoria lógica del 8086 empieza en la localidad de memoria

00000H y se extiende hasta la localidad FFFFFH. Este rango de
direcciones especifica el mega byte de memoria disponible.

Memoria Física: Cuando el microprocesador direcciona una palabra de
16 bits de memoria se acceden dos bytes consecutivos. Por ejemplo la
palabra de la localidad 00122H se encuentra almacenada en el byte
00122H y 00123H con el byte menos significativo almacenado en la
dirección 00122H. Si una doble palabra de 32 bits se almacena en la
localidad 00120H esto implica que se almacena en los bytes 00120H,
00121H, 00122H y 00123H con el byte menos significativo almacenado
en el byte 00120H y el byte mas significativo en la localidad 00123H.

La memoria física en el 8086 es de 16 bits de ancho. Se encuentra

compuesta por dos bancos de memoria cada uno de 512K bytes. La señal
BHE’ activa el banco alto (de direcciones nones) y la señal Ao activa el
banco bajo (de direcciones pares).

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086

Organización de la Memoria

A1-A19

D0-D15

____
BHE

D8-D15

FFFFF
FFFFD

D0-D7

FFFFE
FFFFC

00005
00003
00001

A0

00004
00002
00000

512K Bytes

512 K Bytes

Memoria física y memoria
lógica

Word {

Byte {

FFFFF

FFFFE

FFFFD

FFFFC

00005

00004

00003

00002

00001

00000

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086

Arquitectura Interna del Microprocesador

La BIU proporciona las funciones de hardware, incluyendo la

generación de direcciones de memoria y E/S para la transferencia
de datos entre el procesador y el mundo exterior. Lee las
instrucciones de la memoria y las almacena en una FIFO (cola de
instrucciones) de 6 bytes, hasta que la EU las capte para
ejecutarlas. Así la BIU se encarga de transferir los datos entre la
memoria (o los puertos) y la CPU, y mientras tanto la EU está
procesando una instrucción. La BIU siempre mantiene llena la cola
de espera.

La EU recibe los códigos de instrucción y datos de la BIU, ejecuta

esas instrucciones, y almacena los resultados en los registros
generales. A través de regresar los datos a la BIU, los datos
pueden almacenarse en una localidad de memoria o escritos a un
dispositivo de salida. La EU no tiene conexión directa con el
sistema de buses. Recibe y transmite todos sus datos a través de
la BIU.

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086

Especificaciones de hardware

El 8086 es un

microprocesador de 16
bits con una capacidad de
direccionamiento de
memoria de 1 MB (220) y
un espacio separado de
puertos de E/S con una
capacidad de 64 KB
(216). El CPU se
comunica con su
ambiente externo a
través del bus
multiplexado de
direcciones, datos y
status y un bus de
control. Para transferir
datos o buscar
instrucciones, el CPU
ejecuta un ciclo de bus.

Modo Máximo

Modo Mínimo

GND
AD14
AD13
AD12
AD11
AD10
AD9
AD8
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
NMI
INTR
CLK
GND

1 40
2 39
3 38
4 37
5 36
6 35
7 34
8 33
9 32
10 31
11 30
12 29
13 28
14 27
15 26
16 25
17 24
18 23
19 22
20 21

VCC
AD15
A16/S3
A17/S4
A18/S5
A19/S6
BHE’/S7
MN/MX’
RD’
RQ’/GT0’ HOLD
RQ’/GT1’ HLDA
WR’
LOCK’
M/IO’
S2’
S1’
DT/R’
S0’
DEN’
QS0 ALE
QS1 INTA’
TEST’
READY
RESET

Configuración de terminales del 8086

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086

Registros

Registros de Datos. Incluye el acumulador AX y registros BX, CX y DX. Cada registro
es de 16 bits pero pueden accederse como registros tamaño byte o palabra. Esto
es, BX es el registro base de 16 bits mientras que BH hace referencia al byte de
mayor orden del registro base. Los registros de datos normalmente se utilizan para
almacenar resultados temporales de instrucciones .

AX.- Registro acumulador, dividido en AH y AL (8 bits cada uno). Al usarlo se
genera una instrucción que ocupa un byte menos que si se utilizara otro registro
de uso general. Su parte más baja, AL, también tiene esa propiedad. EL registro AL
es el equivalente al acumulador de los procesadores anteriores (8080 y 8085).
Además hay instrucciones como DAA; DAS; AAA; AAS; AAM; AAD; LAHF; SAHF;
CBW; CWD; IN y OUT que trabajan con AX o con uno de sus dos bytes (AH o AL).
También se utiliza este registro junto con DX) en multiplicaciones y divisiones.

BX.- Registro base, dividido en BH y BL.

Es el registro base y se utiliza para direccionamiento indirecto.

CX.- Registro contador, dividido en CH y CL.

Se utiliza como contador en bucles (instrucción LOOP), en operaciones con
cadenas (usando el prefijo REP) y en desplazamientos y rotaciones (usando el
registro CL).

DX.- Registro de datos, dividido en DH y DL.

Se utiliza junto con el registro AX en multiplicaciones y divisiones, en la
instrucción CWD y en IN y OUT para direccionamiento indirecto de puertos (el
registro DX indica el número de puerto de entrada/ salida).

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086
Registros

Registros Apuntadores e Indices. Son únicamente de 16 bits

de ancho y no pueden ser accedidos como byte bajo y alto. Se
utilizan como apuntadores a memoria. Por ejemplo, la instrucción
MOV AH, [SI] se interpreta con palabras como “Mueve el byte cuya
dirección está contenida en el registro SI hacia el registro AH”. SI
entonces se interpreta como apuntador a la localidad de memoria
deseada. Los corchetes alrededor de SI indican una dirección de
memoria; esto es, son utilizados para indicar cual es el valor de
dirección al que se hace referencia en la instrucción, valor
apuntado por SI.

SP.- Apuntador de pila ( no se puede subdividir).

Aunque es un registro de uso general, debe utilizarse solo como
apuntador de pila, la cual sirve para almacenar las direcciones de
retorno de subrutinas y los datos temporales (mediante las
instrucciones PUSH y POP). Al introducir (push) un valor en la pila
este registro se decrementa en dos, mientras que al extraer (pop)
un valor de la pila este registro se incrementa en dos.

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086

Registros

BP.- Apuntador base (no se puede subdividir).

Generalmente se utiliza para realizar direccionamiento indirecto
dentro de la pila.

SI.- Apuntador índice (no se puede subdividir).

Sirve como apuntador fuente para las operaciones con cadenas.
También sirve para realizar direccionamiento indirecto.

DI.- Apuntador destino ( no se puede subdividir).

Sirve como apuntador destino para las operaciones con cadenas.
También sirve para realizar direccionamiento indirecto.

Cualquiera de estos registros puede utilizarse como fuente o
destino en operaciones aritméticas y lógicas.

El registro IP se incluye en el grupo de apuntadores e índices,

pero este registro tiene solo una función –apuntar a la siguiente
instrucción a ser buscada por la BIU-. El registro IP es físicamente
parte de la BIU y no bajo el control directo del programador, como
en el caso de los otros registros apuntadores.

Tema 2. Arquitectura del procesador y
organización interna de la memoria 8086

Registros

Registro de Banderas
Registro de indicadores (banderas) 16 bits

15 14 13 12 11 10 9 8 7
SF

OF

DF

IF

TF

6 5 4 3 2 1 0
ZF
CF

PF

AF

CF.- (bandera de acarreo). Si vale 1, indica que hubo

acarreo (en caso de suma) o préstamo (en caso de
resta) desde el bit de orden más significativo del
resultado. Este indicador se utiliza por instrucciones
que suman o restan números que ocupan varios bytes.
Las instrucciones de rotación pueden aislar un bit de la
memoria o de un registro poniéndolo en el acarreo.
PF.- (bandera de paridad). Si vale uno, el resultado

tiene paridad par, es decir, un número par de b