Publicado el 22 de Julio del 2019
689 visualizaciones desde el 22 de Julio del 2019
3,0 MB
254 paginas
Creado hace 12a (11/08/2012)
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Tesis de Grado de Ingeniería Electrónica
Diseño, Implementación y Evaluación de un
procesador multi-núcleo
Alumno: Sr. Federico Giordano Zacchigna
Director: Dr. Ing. Ariel Lutenberg
Laboratorio de Sistemas Embebidos
Facultad de Ingeniería
Universidad de Buenos Aires
13/08/2012
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
MOTIVACI ÓN
Y
OBJETIVOS
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Motivación
El aumento del uso de procesadores multi-núcleo
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Motivación
El aumento del uso de procesadores multi-núcleo
La tendencia a aumentar el número de núcleos de los
procesadores
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Motivación
El aumento del uso de procesadores multi-núcleo
La tendencia a aumentar el número de núcleos de los
procesadores
La flexibilidad que brindan los procesadores multi-núcleos
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Motivación
El aumento del uso de procesadores multi-núcleo
La tendencia a aumentar el número de núcleos de los
procesadores
La flexibilidad que brindan los procesadores multi-núcleos
La flexibilidad que brindan los soft-cores implementados en
FPGAs para los sitemas embebidos
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Motivación
El aumento del uso de procesadores multi-núcleo
La tendencia a aumentar el número de núcleos de los
procesadores
La flexibilidad que brindan los procesadores multi-núcleos
La flexibilidad que brindan los soft-cores implementados en
FPGAs para los sitemas embebidos
La falta de procesadores de código libre, para realizar
investigaciones
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Motivación
El aumento del uso de procesadores multi-núcleo
La tendencia a aumentar el número de núcleos de los
procesadores
La flexibilidad que brindan los procesadores multi-núcleos
La flexibilidad que brindan los soft-cores implementados en
FPGAs para los sitemas embebidos
La falta de procesadores de código libre, para realizar
investigaciones
Continuar con la línea de investigación sobre procesadores
multi-núcleos, sobre su funcionamiento bajo efectos de
radiación e interferencia electromagnética
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Objetivos
Diseñar un procesador multi-núcleo que sea sintetizable en
una FPGA
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Objetivos
Diseñar un procesador multi-núcleo que sea sintetizable en
una FPGA
Que el número de núcleos sea parametrizable
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Objetivos
Diseñar un procesador multi-núcleo que sea sintetizable en
una FPGA
Que el número de núcleos sea parametrizable
Que el diseño sea simple
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Motivación
Objetivos
Objetivos
Diseñar un procesador multi-núcleo que sea sintetizable en
una FPGA
Que el número de núcleos sea parametrizable
Que el diseño sea simple
Realizar una evaluación del desempeño
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
INTRODUCCI ÓN
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Paralelización
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Paralelización
Clasificación de Flynn
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Paralelización
Clasificación de Flynn
SISD: En inglés Single Instruction Single Data.
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Paralelización
Clasificación de Flynn
SISD: En inglés Single Instruction Single Data.
SIMD: En inglés Single Instruction Multiple Data.
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Paralelización
Clasificación de Flynn
SISD: En inglés Single Instruction Single Data.
SIMD: En inglés Single Instruction Multiple Data.
MISD: En inglés Multiple Instruction Single Data.
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Paralelización
Clasificación de Flynn
SISD: En inglés Single Instruction Single Data.
SIMD: En inglés Single Instruction Multiple Data.
MISD: En inglés Multiple Instruction Single Data.
MIMD: En inglés Multiple Instruction Multiple Data.
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Evolución
Inicio
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Evolución
Inicio
Paralelismo a nivel de instrucción
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Evolución
Inicio
Paralelismo a nivel de instrucción
Dependencias
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Instrucciones sin dependencia
1 add $ 1 , $ 2 , $3
2 sub $ 4 , $ 2 , $3
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucción
Paralelismo a nivel de tareas
Tendencia
Instrucciones sin dependencia
1 add $ 1 , $ 2 , $3
2 sub $ 4 , $ 2 , $3
Instrucciones con dependencia
1 add $ 1 , $ 2 , $3
2 sub $ 4 , $ 1 , $3
Federico G. Zacchigna
Tesis de Grado de Ingeniería Electrónica
Motivación y objetivos
Introducción
Diseño
Implementación
Evaluación
Conclusiones y trabajos futuros
Paralelización y clasificación
Paralelismo a nivel de instrucc
Crear cuenta
Comentarios de: Diseño, Implementación y Evaluación de un procesador multi-núcleo (0)
No hay comentarios