Estadísticas del PDF: Diseño electrónico digital integrado - Back to basics

Diseño electrónico digital integrado:

Back to basics

Sep-2011 F.Barbero

Escuela Politécnica Superior - Universidad Autónoma de Madrid

Flip-flop D con Reset Asíncrono

• Captura un dato con el flanco de reloj
• La pata de reset lo vuelve a su valor inicial inmediatamente.

R

D

Q

CLK

CLK

R

D

Q

El clock puede ser activo en flanco de subida (lo normal) o de bajada (rarísimo).
El reset puede estar presente o no, y ser activo a nivel alto o a nivel bajo.
El reset puede poner el ...